序列检测器:是时序数字电路中非常常见的设计之一。
它的主要功能是将一个指定的序列从数字码流中识别出来。
接下来就以设计“01101”这个序列的检测器为例,说明Verilog HDL语言的具体应用。
设X为数字码流输入,Z为检出标记输出,高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。
免责声明:本网所有内容(包括且不仅限于图文音视频)均由用户自行上传分享,仅供个人学习交流分享。如侵害到您的权利,请联系:[email protected]